加法器

行为

该元件将通过西边输入传入的两个值相加，并在东边输出上输出总和。该元件的设计使其可以与其他加法器级联，以提供比单个加法器可能添加的更多位：进位输入也提供一个要添加到总和中的一位值（如果已指定），进位输出提供一位溢出值，可以将其馈送到另一个加法器。

如果任一加数包含一些浮动位或一些错误位，则该元件将执行部分加法。也就是说，它将计算尽可能多的低位。但在浮动或错误位之上，结果将具有浮动或错误位。

西边，北端（输入，位宽与数据位属性匹配）: 要添加的两个值之一。
西边，南端（输入，位宽与数据位属性匹配）: 要添加的两个值中的另一个。
北边缘，标记为 c in （输入，位宽 1）: 要添加到总和中的进位值。如果该值未知（即浮动），则假定为 0。
东边（输出，位宽与数据位属性匹配）: 来自西边缘的两个值之和的较低 dataBits 位，加上 c _in 位。
南边缘，标记为 c out （输出，位宽1）: 为总和计算的进位位。如果作为无符号值加在一起的值产生适合 dataBits 位的结果，则该位将为 0；否则，将为 1。

选择或添加元件时， Alt-0 到 Alt-9 会更改其 数据位 属性。

无

无